Kooperation

Andrea Gillhuber,

Siemens und Nvidia beschleunigen Chipprüfung

Siemens und Nvidia haben die Verifizierung von KI-Chips deutlich beschleunigt. Mithilfe FPGA-basierter Prototypen konnten innerhalb weniger Tage mehrere zehn Billionen Designzyklen vor der Fertigung getestet werden. Das soll Entwicklung und Zuverlässigkeit komplexer SoCs verbessern.

© Siemens

Siemens und Nvidia haben eine Methode vorgestellt, mit der sich die Verifizierung komplexer KI- und ML-Chips erheblich ausweiten lässt. Grundlage ist die Kombination des hardwaregestützten Verifikationssystems Veloce proFPGA CS von Siemens mit einer optimierten Chiparchitektur von Nvidia.

Nach Angaben der Unternehmen konnten so innerhalb weniger Tage mehrere zehn Billionen Designzyklen erfasst werden – noch bevor ein physischer Chip gefertigt wird. Diese Größenordnung liegt deutlich über den Möglichkeiten klassischer Verifikationsverfahren: Simulation und Emulation erreichen in der Regel nur Millionen bis wenige Milliarden Zyklen in praktikabler Zeit.

Die Technologie basiert auf FPGA-Prototyping. Solche Systeme ermöglichen es, Verifizierungsaufgaben deutlich schneller durchzuführen als rein softwarebasierte Ansätze. Gerade bei modernen KI- und ML-SoCs steigen die Anforderungen durch wachsende Chip- und Softwarekomplexität erheblich.

Im Rahmen der bestehenden Partnerschaft zielte die Entwicklung darauf ab, die Skalierbarkeit der Verifizierung zu erhöhen und große Workloads frühzeitig zu testen. Dadurch können Entwickler Fehler früher erkennen und Designs noch vor der ersten Siliziumfertigung optimieren.

Anzeige

„Durch die Integration der leistungsoptimierten Chiparchitekturen von Nvidia mit dem Veloce proFPGA CS von Siemens können Entwickler innerhalb weniger Tage Billionen von Zyklen erfassen und damit die erforderliche Skalierbarkeit erreichen, um die Zuverlässigkeit der nächsten Generation von KI zu gewährleisten.“

Die Unternehmen sehen in der Fähigkeit, Billionen von Zyklen in kurzer Zeit zu verarbeiten, einen zentralen Faktor für die Einhaltung von Entwicklungszeiten und Qualitätsanforderungen in der Halbleiterindustrie.

  • Xing Icon
  • LinkedIn Icon
Anzeige
Anzeige

Das könnte Sie auch interessieren

Anzeige
Anzeige
Anzeige
Anzeige

VDI

Fachkonferenz „Machine Vision“ in Baden-Baden

Die VDI-Fachkonferenz „Machine Vision – Von der Inspektion zur smarten Revolution“ am 17./18. Juni 2026 in Baden-Baden vermittelt einen umfassenden praxisbezogenen Einblick in aktuelle Anwendungen des maschinellen Sehens. Einen Schwerpunkt bildet...

mehr...
Anzeige
Anzeige
Anzeige

Grossenbacher Systeme

Embedded KI als Servicetechniker

Teure Ausfallzeiten und Servicetickets gehören zu den zentralen Herausforderungen eines effizienten Fertigungsbetriebs. Embedded KI kann dazu beitragen, Kosten zu senken und die "Overall Operating Effectiveness (OEE)" zu verbessern, indem sie im...

mehr...

PTC

Verbindung von Design und Robotiksimulation

PTC bietet einen neuen Robotik-Workflow von der Konstruktion bis zur Simulation, der die Cloud-native CAD- und PDM-Plattform ‚Onshape‘ von PTC mit dem offenen Simulationsframework ‚Nvidia Isaac Sim‘ verbindet.

mehr...
Jetzt Newsletter abonnieren