Der im Auslieferungszustand ungenutzte FPGA bildet den Kern eines Processing-Boards, das sich in die Kamera zwischen dem Bildsensor-(Frontend-)Board und dem Schnittstellen-(Backend-)Board einfügen lässt. Anwender können ohne Einschränkungen eigene Algorithmen in den FPGA implementieren.

"mmer mehr Anwender wollen möglichst viele Bildverarbeitungs-Aufgaben in die Kamera verlagern", erläutert visiosens-Geschäftsführer Lutz Brekerbohm. Es handelt sich dabei um Bildverbesserungs-Funktionen wie Farbkorrektur, Rauschminderung und HDR-Algorithmen (High Dynamic Range) sowie um Vorverarbeitungs-Features wie Binarisierung und De-Bayering. Auch für Datenreduktions-Aufgaben wie Komprimierung oder Festlegung von Bildausschnitten sowie für Erkennungs-Funktionen wie Objekt- und Mustererkennung soll die Kamera zuständig sein.

Als Lösung für das Problem hat visiosens ein "Open-Hardware"-Konzept präsentiert, das die Kameras der Serie VF um ein Processing-Board ergänzt. Der dort installierte FPGA-Baustein ist für Anwender völlig offen, so dass sie uneingeschränkt ihre eigenen Bildverarbeitungs-Algorithmen darauf programmieren können. Bestehende IP, auch von Drittanbietern, lässt sich problemlos verwenden. Bei dem FPGA handelt es sich um den »Spartan-6«-LX45T oder - optional - den Spartan-6-LX150T von Xilinx mit angebundenem 128-MByte-DDR2-Speicher. FPGA und DDR2-Speicher sind im Auslieferungszustand ungenutzt und lassen sich über JTAG-Schnittstelle oder Kamera-SDK (Software Development Kit) programmieren. Als Engineering-Tool können Anwender dabei ohne Einschränkungen die von Xilinx bereitgestellte Entwicklungsumgebung nutzen.

Für das Handling von Frontend und Backend sind das Bildsensor-(Frontend-)Board und das Schnittstellen-(Backend-)Board zuständig. Sie übernehmen beispielsweise die Bildsensorsteuerung und die Datenausgabe an den PC. Das Frontend-Board bietet als standardisierte IP-Cores Datenschnittstelle und Sensorparametrierung (beide in Anlehnung an den SMIA-Standard, Standard Mobile Imaging Architecture), das Backend-Board verfügt über Basis-IP-Cores für USB 2.0, USB 3.0 und - in Entwicklung - Gigabit Ethernet. Als Verbindungselement zwischen Frontend- und FPGA-Board sowie zwischen FPGA- und Backend-Board dient jeweils ein 100-poliger Systemsteckverbinder mit zwei parallelen Sensor-Interfaces, acht LVDS-Sensor-Interfaces, Trigger-I/O und General-Purpose-I/O. "Die Basis-IP-Cores für die Anbindung von Frontend und Backend ermöglichen es dem Anwender, sich auf die Integration seiner Algorithmen zu konzentrieren", verdeutlicht Brekerbohm. Auch ein späterer Wechsel der Schnittstelle oder des Bildsensors ist ohne Änderung der Algorithmen möglich. Auf Wunsch lassen sich zudem kundenspezifische Bildsensoren und Schnittstellen integrieren.

Falls die Kamera an einen PC angeschlossen ist, können die vom Anwender programmierten Bildverarbeitungs-Funktionen des FPGA-Bausteins die CPU des PCs entlasten. Für Designs, die bei der Entwicklung den Einsatz eines Entwicklungs-Boards von Xilinx erfordern, steht optional ein Adapter bereit. Über die standardisierten Schnittstellen besteht so die Chance, alle Board-Varianten der VF-Baureihe mit dem Entwicklungs-Board von Xilinx zu verbinden.

"Das 'Open-Hardware‘-Konzept erlaubt dem Kunden eine modulare Weiterentwicklung seiner Produkte", führt Brekerbohm aus. "Ausgehend von einer Kamera der VF-Serie kann er durch Einfügen von Processing-Boards schrittweise die Kapazitäten und Features ausweiten. Zudem lässt sich damit sicherstellen, dass innerhalb eines Unternehmens für alle Anwendungen mit der gleichen Software gearbeitet wird." Systembrüche und Störungen ließen sich damit nachhaltig vermeiden. Für den Vertrieb der "Open-Hardware"-Kameras ist der Value-Added-Bildverarbeitungstechnik-Distributor Framos in Pullach bei München zuständig.