Das Hardware- und Software-Kit wurde von den Firmen MSC und Gleichmann Electronics Research sowie Intel, Altera und 3S-Smart Software Solutions konzipiert. Speziell für industrielle Automatisierungsanwendungen ausgelegt, können Entwickler mit der Referenzplattform Hpe_IRP (Industrial Reference Platform) umfangreiche Steuerungs- und Visualisierungsfunktionen mit verschiedensten Feldbus- und Echtzeit-Ethernetstandards kombinieren und zu individuellen Geräten konfigurieren.

Das kann im Endausbau sowohl eine klassische Hutschienen-SPS sein als auch ein Panel-PC mit Soft-SPS oder eine intelligente Antriebssteuerung. Voraussetzung für diese Flexibilität sind - neben einer flexiblen Hardware-Plattform - Tools, die das komplette Systemdesign von Hardware, Firmware und Runtime- Software abdecken. Nur dann lassen sich kurze Designzeiten realisieren, welche die Entwicklungskosten verringern und die Produkteinführungszeit verkürzen. Darüber hinaus erfordern Automatisierungsapplikationen unterschiedliche Kommunikationsschnittstellen, die weit über das gängige Standardportfolio von embedded PCs hinaus gehen, beispielsweise spezielle Feldbus-Anbindung wie CAN, Bosch-CAN oder Time triggered CAN und die verschiedenen Ethernet-Varianten.

Viele embedded Module unterstützen aber nur die gängigen Schnittstellen. Die Implementierung von spezifischen Schnittstellen bindet dann Entwicklungskapazitäten und verzögert letztendlich die Produkteinführung.

Atom-CPU und FPGA im Duett

Die Referenzplattform bietet als sofort lauffähiges und erweiterbares Demo-System unterschiedliche Feldbus-Adaptionen, die sowohl hinsichtlich Typ als auch Anzahl variabel sind. Die Hardware besteht im Wesentlichen aus einem Computer on Module (COM) mit Intel Atom- Prozessor und einem programmierbaren Logikbaustein (FPGA: Field Programmable Gate Array) auf dem individuell anzupassenden Baseboard. Mit dem flexiblen Modulkonzept und der anwendungsspezifischen Realisierung der I/O-Schnittstellen im FPGA lässt sich nahezu jede beliebige Schnittstelle realisieren. Zudem kann das System über zwei „Childboard"- Steckplätze erweitert werden.

Atom-CPU und FPGA kommunizieren taktsynchron über eine PCI-Express-Lane.

© Kasto, MSC

Mit 70 mm × 70 mm Grundfläche basiert das CPU-Modul MSC Q7-US15W auf der Qseven-Spezifikation und passt in Verbindung mit einem adäquaten Baseboard sogar in Hutschienen-Gehäuse. Das kompakte Modul hat einen stromsparenden Atom-Prozessor (Z5xx) mit einer Taktfrequenz von 1,1 oder 1,6 GHz, der einerseits den lüfterlosen Betrieb erlaubt und andererseits die notwendige Virtualisierung der eingesetzten Betriebssysteme ermöglicht.

Mit seinen diversen Interfaces (2×PCI Express Lanes, 8×USB, 2×SATA, LPC, SDIO sowie HD-Audio) deckt das Qseven-Modul die Standard-Anforderungen ab und stellt eine für die meisten industriellen Anwendungen adäquate Grafikleistung zur Verfügung. Die mechanische und elektrische Verbindung zwischen COM und Carrierboard erfolgt mittels MXM-Steckertechnologie. Dadurch sinken die Kosten gegenüber den bei embedded Modulen üblichen Steckerverbindern auf ein Viertel.

Logikbaustein kommuniziert direkt mit CPU-Modul

Verantwortlich für die Echtzeitfunktionalität und die Flexibilität bei den Schnittstellen ist das FPGA Arria GX der Firma Altera. Der Logikbaustein befindet sich auf dem Baseboard und kommuniziert über eine der beiden PCI-Express-Lanes direkt mit dem CPU-Modul. Diese Kopplung stellt sicher, dass die Latenzzeit zwischen dem Ereignis und der Reaktion des Prozessors auf ein Minimum gesenkt wird und die Steuerung priorisierte Funktionen und Prozesse ausführen kann.

Effektive Entwicklungstools: Spezielle Filterfunktionen zeigen nur die gerade interessanten I/Os.

© Kasto, MSC

Auf der Atom-CPU des Qseven-Boards laufen Applikationen wie Visualisierungen oder Datenauswertungen parallel zur eigentlichen Steuerungs-Runtime auf dem echtzeitfähigen OSADL-Linux (OSADL: Open Source Automation Development Lab). Auf dem Linux-Betriebssystem läuft die Runtime-Anwendung des IEC-61131-konformen Programmiersystems CoDeSys der Firma 3S, das unterschiedliche Feldbus- und Echtzeit-Ethernet- Protokolle unterstützt. Der integrierte OPC-Server erlaubt zudem den uneingeschränkten Zugriff auf alle Prozessdaten. Mit CoDeSys sind ebenso diskrete Steuerungsprozesse wie auch CNC-Anwendungen realisierbar. Im Logikbaustein lassen sich die speziellen Interfaces implementieren. Dazu stehen die verschiedensten IP-Cores (Intellectual Property) - teilweise sogar als open source - zur Verfügung.

Darüber hinaus kann ein Maschinenbauer sein spezielles Applikations-Know-how als VHDL-Code (Very High Speed Integrated Circuit Hardware Description Language) im FPGA vor Zugriffen schützen. Auch sind jederzeit Systemupdates möglich, beispielsweise wenn spezielle Versionen eines Feldbusprotokolls oder Ethernetprotokolls benötigt werden.

FPGA-Programmierung verliert die Tücken

Ohne effiziente Entwicklungstools nutzt die beste Hardware nichts. Hier kommen die Werkzeuge von Gleichmann Research ins Spiel. Das Softwarepaket basiert auf deren FPGA-Entwicklungsumgebung wie Hpe_desk als übergeordnete GUI (Graphic User Interface) für die Tools „Clock Factory", „Hpe_JTAG", „Hpe_AIM" und „SEmulator".

Auf der embedded world 2009 erstmals vorgestellt: Referenzplattform Hpe_IRP, die auf einem Qseven-Modul mit Atom-Prozessor und einem Altera Arria FPGA basiert.

© Kasto, MSC

Über die „Clock Factory" werden die verschiedenen Taktgeneratoren der Plattform (zwei Oszillatoren, ein Systemtakt, zwei PLL-Ausgänge, ein externer Takteingang) konfiguriert und den Takteingängen des FPGA zugeordnet. Diese „Verdrahtung" wird üblicherweise in einem CPLD (Complex Programmable Logic Device) programmiert. Dazu benötigt der Entwickler jedoch keine speziellen Hardware- Kenntnisse, sondern kann diese Routing-Konfiguration anhand einer Matrix selektieren. Die Synthese und Programmierung des FPGAs erfolgen anschließend automatisch.

Mit dem Boundary Scan Tool Hpe_JTAG lassen sich sämtliche IOs des FPGA und des Clock Factory CPLD rückwirkungsfrei beobachten und bei Bedarf individuell ansteuern. Dies ist beispielsweise bei der interaktiven oder automatisierten Fehlersuche von selbst entwickelten Childboards von Vorteil. Das Tool kann über ein Python Scripting Interface beliebig erweitert und angepasst werden. Auch sind viele Python-Klassen, zum Beispiel zur NAND-Flash-Programmierung, bereits vorinstalliert.

FPGA-IP-Bibliotheksverwaltung mit dem AMBA IP-Manager

Die mitgelieferte Bibliothek an FPGA-IPs können Entwickler über das Tool Hpe_AIM (AMBA IP Manager) verwalten. Die IP-Blöcke der verschiedenen Provider wie auch der eventuell selbst programmierten IPs lassen sich damit per Mausklick in das FPGA integrieren. Alle in der Bibliothek aufgeführten IP-Blöcke sind von Gleichmann zertifiziert, das heißt: getestet, dokumentiert und mit Testmustern verfügbar.

Nach der Konfiguration der benötigten IP-Komponenten können die IP-Blöcke „verdrahtet" und der komplette Designprozess bis hin zur Bitstream- Generierung und Konfiguration des FPGA automatisiert werden. Zur schnelleren und weniger fehleranfälligen Designprüfung steht der SEmulator zur Verfügung. Dieses Entwicklungswerkzeug führt eine simulatorgesteuerte Emulation durch, kombiniert also die Simulation des Gesamtsystems und einzelner bereits als Hardware vorliegender HDL-Blöcke in einem Rapid-Prototyping- System. Diese Kombination verringert im Gegensatz zur getrennten Simulation und Emulation die Zahl der Unsicherheiten und möglichen Fehlerquellen bei einem späteren Zusammenfügen von VHDL-Code in der Hardware.

Die Vorteile sind offensichtlich: geringere Kosten beim Integrationstest und schrittweise funktionsfähige Lösungen bereits nach kurzer Entwicklungszeit. Die Referenzplattform Hpe_IRP wird inklusive Schaltpläne für das Baseboard, Demo-Beispielen, Entwicklungssoftware, IP und Linux-Treiber geliefert. Das Komplettpaket sorgt für ein schnelles Prototyping und „Proof of Concept" komplexer Automatisierungssysteme.

Autor: Wolfgang Eisenbarth ist Leiter Marketing Embedded Computer Technology bei MSC in Stutensee.