Die bisherigen Spezifikationen für Rack-basierte Industrie-Computer unterstützen weder SATA (Serial Advanced Technology Attachment) noch Ethernet oder USB-Schnittstellen. Zudem ist bei CompactPCI Express (CPCIe) ein spezieller Bridge-Slot für die Rückwärts- Kompatibilität zu CompactPCI notwendig und die geringe Anzahl der rückseitigen I/O-Anschlüsse (Rear I/O) kann zu Problemen führen. Obwohl es bereits Backplane-Standards für serielle Interfaces, beispielsweise AdvancedTCA und MicroTCA, VXS oder VPX gibt, sprechen zwei Argumente für die neuen PICMG-Spezifikationen CompactPCI Plus (Cplus.0) und PICMG 2.30 PlusIO (CplusIO):

Zum einen werden die Interface-Chipsätze, die den parallelen PCI-Bus unterstützen, in den nächsten Jahren abgekündigt; zum anderen ist ein kostengünstiger CompactPCI-Nachfolger notwendig, der einen „weichen“ Übergang zu einer neuen Spezifikation erlaubt, denn Anwender sowie Anbieter wollen das CompactPCI-Ecosystem mit seinen vielen I/O- und Interface-Karten und mechanischen Komponenten noch lange nutzen. Ebenso verdeutlichen die Entwicklungen bei den seriellen Datentransport- Mechanismen die dringende Notwendigkeit zum Übergang auf ein neues, zukunftssicheres System: Bereits im Jahr 2002 wurde die erste Generation von PCIExpress als Nachfolger des parallelen PCI-Busses verabschiedet, die zweite in 2006.

Aktuell laufen die Arbeiten an der dritten Generation. Ähnlich sieht es bei SATA, dem Protokollstandard für Speichersysteme, aus. Die derzeit noch als Drafts vorliegenden Spezifikationen (Cplus.0 und Cplus- IO) schaffen diesen „weichen“ Migrationspfad, da sie CompactPCI weiterhin konsequent unterstützen und die Datentransport- Mechanismen wie PCI-Express (PCIe), SATA, USB II/III und Ethernet (Base-T) integrieren.

Kosten und Flexibilität

Bei der Definition der Spezifikationen wurde großer Wert auf die Kosten-Nutzen- Relation und die Modularität gelegt. Die Architektur ist sternförmig, benötigt aber keinen separaten Hub-Slot und kein Management für die Funktion und Überwachung des Systems. Der CPU-Slot fungiert als zentraler Sternpunkt. Da kein Kontakt des Steckverbinders doppelt belegt ist, das heißt alternativ genutzt wird, entfällt die kostenintensive Codierung der Steckplätze. Das Management ist in der Spezifikation jedoch nicht explizit ausgeschlossen und kann bei Bedarf implementiert werden. Die dazu notwendigen Kontakte sind im Steckverbinder reserviert.

Ebenso stehen alle Kommunikationsprotokolle gleichzeitig am Steckverbinder zur Verfügung, sowohl am CPU-Slot als auch an den peripheren Steckplätzen. Dieses Konzept erhöht die Modularität und vor allem die Flexibilität des Systems: Egal ob über PCIe, Ethernet oder USB kommuniziert wird oder eine Karte mit Speichermedien gesteckt wird, jeder Peripherie-Steckplatz eignet sich gleichermaßen dafür. Der CPU-Slot eines CompactPCI-Plus- Racks unterstützt folgende Protokolle:

• sieben 4-fach Lanes PCIe (4x),
• eine 16-fach Lane PCIe (16x), für Grafik oder generell höhere Bandbreite,
• acht differenzielle PCIe-Clock-Ausgänge für Spread Spectrum Mode,
• acht SATA Ports,
• acht USB-II-Ports (1 differenzielles Paar pro Port),
• acht USB-III-Ports (2 differenzielle Paare pro Port),
• acht Ethernet-Ports (10/100/1000 Base-T).

Insgesamt lassen sich acht Peripherie-Slots ansteuern – einer mehr als beim parallelen  CompactPCI. Jede ab Lager verfügbare Standard-Backplane unterstützt diese Konfiguration, was speziell bei Prototypen oder Projekten mit kleinen Stückzahlen  wichtig ist. Hier rechnen sich kundenspezifische Backplane-Entwicklungen  nicht. Ohne die Spezifikation zu verletzen, können problemlos mehr Steckplätze realisiert werden. Da auf einem Steckplatz selten alle Protokolle gleichzeitig zum Einsatz kommen, lassen sich diese flexibel aufteilen: Beispielsweise kann eine Speicherbank mit bis zu acht Festplatten als RAID-System vom PCIe-Teil abgekoppelt werden, so dass wieder alle acht  PCIe-Slots für die Applikation zur Verfügung stehen.

Sollte auch das nicht ausreichen, sind weitere Konfigurationen ohne eine zusätzliche Bridge oder einen Switch  möglich. Das macht CompactPCI Plus kostengünstiger als CompactPCI.

20 Steckplätze sind realistisch

Unterstützt der Chipsatz des CPU-Boards die Aufteilung des 16x-Links in vier 4x-  Links, lassen sich bis zu elf Slots mit 4x-Links mit der CPU verbinden. Falls mehr  Steckplätze notwendig sind, können bis zu 44 1x-Slots konfiguriert werden – ein geringes Datenaufkommen und ein passender  Chipsatz vorausgesetzt.Aber selbst bei dieser  „minimalen“ Konfiguration (1x-Link  und PCIe Gen II) liegt der Datendurchsatz  immer noch bei 500 MByte/s – doppelt so viel wie bei einem CompactPCI-System mit 66 MHz/64 Bit und maximal 4 Slots – und ist damit für die meisten Anwendungen  ausreichend.

Der limitierende Faktor bei der Anzahl an Steckplätzen dürften eher die Mechanik und die elektrische Leitungslänge  sein – rund 20 Slots sind mit  CompactPCI plus sicher realisierbar. Soll dennoch ein Switch eingesetzt werden, kann der „Fat-Pipe-Slot“ mit dem 16x-Link als Brückenkopf dienen. Das von der PICMG spezifizierte Steckverbindersystem und die Aufteilung der Signale auf einzelne Blöcke erlauben es, eine Bridge ohne Verlust von Steckplätzen und ohne elektrische  Komplikationen auf der Backplane-Rückseite zu stecken. 

Der Steckverbinder 

Als Steckverbindersystem für CompactPCI Plus wurde der AirMax VS von der Firma FCI gewählt (Bild 1). Um die Entwicklungsziele beim Erarbeiten der Spezifikation zu erreichen, wurden hohe Anforderungen gestellt hinsichtlich:

• Bandbreite (über 10 GByte/s), 
• Signaldichte, 
• Stromtragfähigkeit (1 A) für die Versorgungsspannung, 
• ausreichend breite Routing-Kanäle  zwischen den Pins, 
• kurze Einpress-Pins für Rear-I/O,
• spiegelsymmetrische Anordnung der Signal-Pins beziehungsweise keine Vorbestimmung der Signal/GND-Zuordnung.

Die hohe Datenrate ist für die Zukunftssicherheit der Spezifikation notwendig, damit der Steckverbinder bei einer weiteren Erhöhung der Datenraten serieller Protokolle nicht zum Flaschenhals des Systems wird. Für industrielle Rechner sind diese Datenraten zwar selten notwendig, jedoch ist es dem Entwicklungsgremium sehr wichtig, bereits im Vorfeld erkennbare Limitierungen zu vermeiden. Eine weitere Anforderung an den Steckverbinder war, eine hohe Zahl differenzieller Leitungspaare auf einer Einfach-Europakarte zu realisieren – der Steckverbinder von FCI ermöglicht bis zu 184  differenzielle Paare.

Die Breite des Routing-Kanals (Abstand zwischen den Bohrungen  für den Steckverbinder auf der Backplane) hat einen starken Einfluss auf  das Routing der Backplane und damit auch auf die Zahl der benötigten Lagen. Dies wirkt sich wiederum auf die Backplane-Kosten aus. High-Speed-Steckverbinder können aus technischer Sicht nicht mehr mit langen Pins für Übergabe-Steckverbinder auf der Rückseite ausgerüstet werden, da diese Pins die Signal-Integrität zu stark beeinträchtigen würden. Daher bleibt nur die Möglichkeit, die Steckverbinder von beiden Seiten in die Backplane einzupressen. Die rückseitigen Pins sind lediglich 1,6 mm lang und somit beträgt die notwendige Mindestdicke einer Backplane für Rear-I/O nur 3,6 mm.

PICMG-2.30-CplusIO - Der Vermittler

Eine hohe Stromtragfähigkeit der Pins ist notwendig, um die Versorgungsspannung über den Signal-Steckverbinder einzuspeisen. Das macht einen separaten Power-Steckverbinder überflüssig – eine weitere Platz- und Kosteneinsparung. Als einzige Versorgungsspannung wurden +12 V definiert. Die heutigen Baugruppen sind bereits mit „Point-of-Load“-Reglern ausgerüstet, welche die Core-Spannungen für CPU und andere ICs bereitstellen. Das Netzteil für ein CompactPCI-Plus-System wird dadurch wesentlich einfacher und kostengünstiger.

Eine „sanfte“ Migration von der parallelen zur seriellen CompactPCI-Architektur ermöglichen Hybrid-Backplanes und CPU-Boards, die nach der PICMG-Spezifikation 2.30 CplusIO entwickelt wurden.

Die Steckplätze von CompactPCI und CPCI Plus sind weder mechanisch noch elektrisch kompatibel. Dennoch lässt sich das CompactPCI-Ecosystem erhalten und ein Übergang zur neuen Spezifikation schaffen. Die Basis dafür bildet die PICMG-2.30-CplusIO-Spezifikation. Eine nach dieser Spezifikation entwickelte CPU vermittelt zwischen der alten und neuen Welt. Ihr Steckplatz auf einer CplusIO-Backplane (System-Slot) verbindet den parallelen (32 Bit) CPCI-Bus mit den CompactPCI-Plus-Steckplätzen für die seriellen Protokolle. Wie teilweise bereits auf klassischen CompactPCI-CPUs üblich, wird auch bei einer CplusIO-CPU neben den seriellen Protokollen USB, SATA und eventuell Ethernet noch PCIe auf den P2-Steckverbinder geführt.

Dieser P2-Steckerverbinder (UHM B22 von 3M) ist steck- und footprint-kompatibel mit dem bisherigen P2-Steckverbinder und kann Signale bis zu 5 GByte/s übertragen. Damit hat er eine ausreichende Performance für die aktuellen seriellen Protokolle und kann in existierende CPUs mit wenig Aufwand nachgerüstet werden. Die ebenfalls nach der CplusIO-Spezifikation erstellte Backplane verbindet die Signale des P2-Steckverbinders mit den peripheren CompactPCI-Plus-Slots, die bereits mit dem für CompactPCI-Plus definierten High-Speed-Steckverbinder ausgerüstet sind. Dieser ist für Übertragungsraten bis etwa 12,5 GByte/s ausgelegt und bietet damit für künftige Performance-Erhöhungen bei den Protokoll-Spezifikationen ausreichend Spielraum.

Hybrid-Backplane für den „weichen“ Übergang

Eine Hybrid-Backplane für den Übergang von parallelen, den PCI-Bus unterstützenden Steckplätzen zu seriellen CompactPCI-Plus-Slots zeigt Bild 2. Die peripheren Steckplätze benötigen im Gegensatz zu CompactPCI nur einen relativ kleinen, kostengünstigen Steckverbinder mit sechs Kontaktreihen für Power, High- Speed-Signale sowie für eventuelle Kontroll- und Steuerleitungen. CplusIO-basierende Systeme unterstützen bis zu sieben parallele periphere Slots und bis zu vier serielle CompactPCI-Plus-Slots. Diese Begrenzung ist der Kontaktzahl des P2-Steckers geschuldet.

Zudem wurde das Pinout für den P2-Steckverbinder des System-Slots so definiert, dass ein fehlerhaftes Stecken eines CPU-Boards, zum Beispiel einer 64-Bit-CPU in einen CplusIO-Slot und umgekehrt, die Boards nicht beschädigt. Die CplusIO-Spezifikation stellt sicher, dass „alte“ CompactPCI-Baugruppen nicht sofort abgeändert werden müssen, sondern bis zur Abkündigung der Chips für den parallelen PCI-Bus weiter einsetzbar sind. Neue Designs werden auf Basis von CompactPCI Plus entworfen.

Autor:
Andreas Lenkisch ist Principal Engineer Backplanes bei der Firma Schroff in Straubenhardt.