Ob USB3 Vision, CoaXPress, CLink HS oder GigE Vision – jeder Schnittstellen-Standard in der industriellen Bildverarbeitung hat seine spezifischen Vor- und Nachteile, die bei der Auswahl zu berücksichtigen sind. Gemeinsam ist jedoch allen, dass sie schnelle serielle Übertragungswege nutzen, die sich mit IO-Ports von Standard-CPUs nicht mehr bedienen lassen. Hierfür bieten sich FPGAs an, die mit den eingebauten Transceivern – je nach Chip – Datenraten von mehr als 20 Gbit/s erreichen können.

Ein weiterer Vorteil des FPGA-Einsatzes: Nicht nur das physikalische Interface kann implementiert werden, sondern auch das zugehörige Protokoll. Die Standards USB3 Vision, CoaXPress, CLink HS oder GigE Vision definieren zum Beispiel den Paketaufbau sowie den Nachrichtenfluss zwischen Device (zum Beispiel Kamera) und einem Host (PC). Zeitkritische Elemente lassen sich in der FPGA-Logik als Hardware re­alisieren, wohingegen vergleichsweise langsame Komponenten in einem Softcore-Prozessor in C/C++ implementiert werden können. Dies schafft Flexibilität bei der Realisierung gerätespezifischer Funktionen. Bei geschickter Hardware-Gestaltung lässt sich zudem eine weitestgehend gemeinsame Elektronik zum Beispiel für eine Kamera mit unterschiedlichen Schnittstellen entwickeln, bei der nur eine Interface-spezifische Leiterplatte unterschiedlich sein muss.

Die FPGA-Implementierung

Wie kann nun eine typische FPGA-Implementierung der unterschiedlichen Protokolle aussehen?

GigE-Vision
Grundsätzlich sind zwei Datenpfade zu unterscheiden: Streaming- beziehungsweise Bilddaten, die von der Kamera zu einem PC übertragen werden, und Control-Daten respektive Kommandos vom Host zur Kamera, um zum Beispiel die Belichtungszeit zu setzen (Bild 1).

Bild 1: Die Architektur einer GigE-Vision-Kamera bei Nutzung des GigE Cores von Sensor to Image.

© Sensor to Image

Da der Control-Pfad normalerweise nicht sehr zeitkritisch ist, wird dieser in einer FPGA-integrierten CPU behandelt, beispielsweise einem MicroBlaze oder NIOS. Die CPU lässt sich in C/C++ programmieren und bietet sich auf einfache Weise für Erweiterungen an. Der Streamingpfad jedoch muss hohe Datenraten verarbeiten können, zum Beispiel mehr als 1 GByte/s bei einer 10-Gigabit-Verbindung. Daher wird der Streamingpfad komplett in Hardware gehalten. Die Bilddaten laufen zuerst in ein Sensor-Interface-Modul, in dem grundsätzliche Bildvorverarbeitungsaufgaben wie zum Beispiel Dynamikanpassung, Triggersteuerung oder Farbberechnungen anzusiedeln sind.

Weitergehende Bildverarbeitung lässt sich dann optional nachschalten. Das zu übertragende Bild wird anschließend in einen Memory-Interface-Block übertragen, der die Daten in einem externen Speicher puffert, um sie bei Bedarf erneut schicken zu können (Packet Resend). Anschließend erstellt der GigE Packet Composer die GigE-Vision-Ethernet-Pakete, bevor diese über einen Ethernet MAC zum PHY oder SFP+-Modul übertragen werden. 1G-Designs arbeiten typischerweise mit (R)GMII PHYs, wohingegen 10G-Systeme mit SFP+-Modulen arbeiten, die Transceiver benötigen.

CoaXPress

Bild 2: FPGA-Implementierung von CoaXPress: Das Blockschaltbild einer CXP-Kamera ähnelt dem der GigE-Vision-Kamera.

© Sensor to Image

Bei CoaXpress (Bild 2) sind bis zu vier Verbindungen à 1,25 bis 6,25 Gbit/s möglich; hierzu sind immer serielle Trans­ceiver erforderlich. Da kein Packet-Resend-Mechanismus vorgesehen ist, entfällt das Memory Interface, was die Ressourcen-Anforderungen an das FPGA reduziert.

Die Transceiver werden an einen Equalizer-Baustein angeschlossen, der dafür sorgt, dass sowohl Streaming-Daten als auch Control-Daten über ein Coax-Kabel übertragen werden können.

Sowohl der GigE Vision Core als auch der CoaXPress Core sind bidirektional implementiert, das heißt, sie eignen sich sowohl für Kamera- als auch für Framegrabber-Applikationen.

Die USB3-Vision-Implementierung

Auch USB ist ein serielles Protokoll, bei dem üblicherweise USB-Chips wie der Cypress FX3 eingesetzt werden; hier sind also FPGA-Transceiver nicht zwingend notwendig. Bei einem Einsatz des FX3 ist denkbar, völlig ohne FPGA auszukommen, da dieser Chip auch eine ARM-CPU enthält, die die Paketgenerierung übernehmen kann. Allerdings lassen sich damit nur Datenraten von einigen 10 MByte/s erreichen, was weit von den eigentlichen Möglichkeiten von USB3 entfernt ist. Um alle Möglichkeiten auszureizen, sollte ein FPGA vorgeschaltet werden, das die Streaming-Pakete für das USB3-Vi­sion-Protokoll generiert und zum direkten Versand an den FX3 übergibt. Der Control Channel wird wie bei der GigE-Vision- oder CoaXPress-Implementierung von der CPU bearbeitet. In der High-Performance-Variante ist der FX3 ebenfalls durch einen FPGA-Core ersetzbar, was die Leistungsfähigkeit weiter steigert.

Eine Frage der Datenmengen

Aufgrund der immer höher werdenden Auflösungen und Bildwiederholraten moderner Sensoren werden entsprechende Schnittstellen benötigt, um die resultierenden Datenmengen übertragen zu können. Sollen zudem Protokolle wie GigE Vision, CoaXpress oder USB3 Vision implementiert werden, ist das mit CPU/Software-basierten Sys­temen kaum mehr realisierbar. Da FPGAs die nötigen Verarbeitungsschritte parallel durchführen können und die nötigen Hardware-Interfaces aufweisen, bieten sie sich für diese Aufgabe an. Ein weiterer Pluspunkt: Mit Hilfe entsprechender Cores und Referenz­designs lässt sich die Entwicklungszeit deutlich redu­zieren. (Ein Whitepaper zur gesamten Thematik findet sich unter http://www.xilinx.com/applications/industrial/machine-vision.html).

Autor: Matthias Schaffland ist Entwicklungsleiter bei Sensor to Image in Schongau.

Ein Kostenvergleich

Bei allen technischen Möglichkeiten spielen die Kosten eine wesentliche Rolle bei der Entscheidung für oder gegen einen Interface-Standard. Nachfolgend ein erster Überblick darüber, welche Kosten bei der Produktion einer High-End-Kamera GigE Vision 10G oder 20G gegenüber einer Kamera mit CoaXPress mit gleicher Datenrate zu erwarten sind.