Schwerpunkte
07. Januar 2021, 12:01 Uhr | Meinrad Happacher
| HW-SW-Co-Lösung | FPGA-Lösung | |
|---|---|---|
| CPU benötigt | Ja | optional (Konfiguration oder zusätzlicher Datenverkehr) |
| TSU und Clock HW benötigt | Ja | Ja (ist Teil des PTP IP im FPGA) |
| OS & Treiber benötigt | Ja | optional (MAC-Treiber) |
| Software Stack benötigt | Ja | Nein |
| IP Core benötigt | Nein | Ja |
| Integrations-aufwand | mittel (bis hoch, sofern Treiber nicht verfügbar | gering |
| Synchronisations-Stabilität | Hängt von den Filter- und Regel-Parametern, ab welcher der Benutzer setzt | wie HW-SW |
| Notwendige Komponente (CPU, PHY etc.) | Viele | Wenige |
| Komplexität HW | gering-mittel | mittel-hoch |
| Komplexität SW | mittel-hoch | keine-gering |
| Genauigkeit PTP | Hängt von der Zeitstempel-Genauigkeit und Präzision der Regelbarkeit der Uhr ab bei der jeweiligen Implementation | wie HW-SW |
| Genauigkeit Event Generator | – – | + + |
| Genauigkeit Event Timestamper | – – | + + |
| Kosten PTP Stack | keine (Open-Source) € € (kommerzielle Stacks) | € € |
| Kosten HW | € (bestehende HW unterstützt PTP) – € € (dedizierte HW) | € (bestehende HW hat einen FPGA) – € € (dedizierter FPGA) |
| Erweiterbarkeit | eingeschränkt | sehr flexibel |
| Sicherheit (z.B. DOS-Attacke) | – – | + + |
| Robustheit | – | + |
| Zertifizierbarkeit | – (ganzes System muss zertifiziert werden incl. OS) | + (nur FPGA muss zertifiziert werden, was unter HW geht |
